日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2003年 3月20日

出 願 番 号

Application Number:

特願2003-076871

[ST.10/C]:

[JP2003-076871]

出 願 人 Applicant(s):

沖電気工業株式会社

2003年 6月25日

特 許 庁 長 官 Commissioner, Japan Patent Office



【書類名】

特許願

【整理番号】

KA003888

【提出日】

平成15年 3月20日

【あて先】

特許庁長官 太田 信一郎 殿

【国際特許分類】

G06F 12/14

G11C 16/02

【発明者】

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会 【住所又は居所】

社内

【氏名】

小沢 一将

【特許出願人】

【識別番号】

000000295

【氏名又は名称】 沖電気工業株式会社

【代理人】

【識別番号】

100086807

【弁理士】

【氏名又は名称】

柿本 恭成

【手数料の表示】

【予納台帳番号】 007412

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9001054

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置

【特許請求の範囲】

【請求項1】 記憶内容の書き替えが可能な不揮発性の第1の記憶手段と、

前記第1の記憶手段に格納された記憶内容の外部への出力の可否を示すセキュ リティ情報を保持する書き替え可能な不揮発性の第2の記憶手段と、

前記第1の記憶手段の記憶領域を指定して該第1の記憶手段から前記記憶内容を読み出し、第1の経路を通って入力された該記憶内容に基づいて制御処理を行う制御処理手段と、

前記第1の記憶手段から読み出された前記記憶内容を外部へ出力する第2の経路の途中に設けられ、前記セキュリティ情報に基づいてその出力を制御する外部出力手段とを、

備えたことを特徴とする半導体装置。

【請求項2】 前記第1の記憶手段は、記憶内容の書き替えが可能な複数の 記憶ブロックを有し、

前記第2の記憶手段は、前記第1の記憶手段の各記憶ブロックに対応して該記憶ブロックに格納された記憶内容の外部への出力の可否を示すセキュリティ情報を保持する構成とすると共に、

試験モードが設定されたときに外部から与えられるアドレス信号及び制御信号を選択し、通常モードが設定されたときには前記制御処理手段から出力されるアドレス信号及び制御信号を選択して前記第1及び第2の記憶手段に与える第1の選択手段と、

試験モードが設定されたときに外部から与えられる書込データを選択し、通常 モードが設定されたときには前記制御処理手段から出力される出力データを選択 して前記第1の記憶手段に与える第2の選択手段とを、

設けたことを特徴とする請求項1記載の半導体装置。

【請求項3】 記憶内容の書き替えが可能な複数の記憶ブロックを有する不 揮発性の第1の記憶手段と、

前記第1の記憶手段の各記憶ブロックに対応して該記憶ブロックに格納された

記憶内容の外部への出力の可否を示すセキュリティ情報を保持する書き替え可能 な不揮発性の第2の記憶手段と、

前記第1の記憶手段の記憶領域を指定することによって該第1の記憶手段から前記記憶内容を読み出し、第1の経路を通って入力された該記憶内容に基づいて制御処理を行うと共に、外部からバウンダリ・スキャン試験を指示する試験信号が直列に与えられたときには、該試験信号に基づいて内部の状態情報をスキャンして直列データとして出力する試験機能を有する制御処理手段と、

メモリ試験モードが指示されたときに外部から与えられるアドレス信号及び制御信号を選択し、通常モードまたはバウンダリ・スキャン試験が指示されたときには前記制御処理手段から出力されるアドレス信号及び制御信号を選択して前記第1及び第2の記憶手段に与える第1の選択手段と、

メモリ試験モードが指定されたときに外部から与えられる書込データを選択し、通常モードまたはバウンダリ・スキャン試験が指示されたときには前記制御処理手段から出力される出力データを選択して前記第1の記憶手段に与える第2の 選択手段と、

前記第1の経路の途中に設けられ、通常モードが指示されたときには前記セキュリティ情報に関わらず前記第1の記憶手段から読み出された前記記憶内容を前記制御処理手段に出力し、バウンダリ・スキャン試験が指示されたときには、該セキュリティ情報に基づいて該記憶内容の該制御処理手段への出力を制御するデータ出力手段と、

前記第1の記憶手段から読み出された前記記憶内容を外部へ出力する第2の経路の途中に設けられ、前記セキュリティ情報に基づいてその出力を制御する外部出力手段とを、

備えたことを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、フラッシュメモリを有する半導体装置におけるセキュリティ技術に 関するものである。 [0002]

【従来の技術】

[0003]

【特許文献1】

特開2001-14871号公報

[0004]

図2は、前記特許文献1に記載された従来の不揮発性半導体記憶装置の構成図である。

[0005]

この不揮発性半導体記憶装置は、フラッシュメモリ本体 1、情報記憶回路 2、コマンドインターフェイス 3、ステートマシン 4、データ制御回路 5、読み出し回路 6 及びトライステート・バッファ 7 で構成されている。

[0006]

フラッシュメモリ本体 1 は、保持データを記憶するための記憶エリアが 3 つのブロック (BLK) 1 a, 1 b, 1 c に分割され、情報記憶回路 2 は、これらの各ブロックに対する書き替え禁止情報を記憶するための 3 個のプロテクト用セルと、読み出し禁止情報を記憶するためのセキュリティ用セルを備えている。 コマンドインターフェイス 3 は、外部から与えられる各種の制御信号に基づいて、フラッシュメモリ本体 1 に対するデータの読み出し、書き込み、あるいは消去を判断し、ステートマシン 4 を制御するものである。

[0007]

ステートマシン4は、セキュリティ機能の解除が指示された場合には、情報記憶回路2内の該当するプロテクト用セルをチェックして、書き替え禁止状態に設定されていれば、このプロテクト情報の設定を無視して、フラッシュメモリ本体1内の全ブロック1a~1cにおける保持データを消去するようになっている。

[0008]

フラッシュメモリ本体1のブロック1 a~1 cの出力側は、読み出し回路6を 介してトライステート・バッファ7に接続されている。一方、データ制御回路5 は、外部から与えられる各種の制御信号と、情報記憶回路2のセキュリティ用セ ルの内容に基づいて、トライステート・バッファ7からのデータ出力を制御するものである。

[0009]

このような不揮発性半導体記憶装置で、例えば、誤書き込みなどによる保持データの破壊を防止するために、情報記憶回路2内のプロテクト用セルによって、フラッシュメモリ本体1内の全ブロック1a~1cについて、プロテクト情報が設定されている状態において、コマンドインターフェイス3に対してセキュリティ機能の解除が指示されたとする。

[0010]

この指示がステートマシン4に送られると、ステートマシン4は情報記憶回路 2内のプロテクト情報の設定を無視して、フラッシュメモリ本体1内の全ブロック1a~1cの保持データを強制的に消去する。これにより、何者かにセキュリティ機能の解除方法が知られたとしても、保持データが第三者の目に触れるのを避けることが可能となり、第三者による保持データの解読または改竄が不可能になる。

[0011]

【発明が解決しようとする課題】

しかしながら、従来の不揮発性半導体記憶装置では、書き替え及び読み出しが 禁止されたブロックを読み出そうとすると、ステートマシン4によってフラッシュメモリ本体1内の全ブロック1a~1cのデータが強制的に消去される。従って、この不揮発性半導体記憶装置とCPU(中央処理装置)とを組み合わせたマイクロコンピュータ等において、読み出しが禁止されたブロックのデータをCP Uで読み出すことができないという課題があった。

[0012]

【課題を解決するための手段】

前記課題を解決するために、本発明は、半導体装置を、記憶内容の書き替えが可能な不揮発性の第1の記憶手段と、前記第1の記憶手段に格納された記憶内容の外部への出力の可否を示すセキュリティ情報を保持する書き替え可能な不揮発性の第2の記憶手段と、前記第1の記憶手段の記憶領域を指定することによって

該第1の記憶手段から前記記憶内容を読み出し、第1の経路を通って入力された 該記憶内容に基づいて制御処理を行う制御処理手段と、前記第1の記憶手段から 読み出された前記記憶内容を外部へ出力する第2の経路の途中に設けられ、前記 セキュリティ情報に基づいてその出力を制御する外部出力手段とを備えた構成と している。

[0013]

本発明によれば、以上のように半導体装置を構成したので、次のような動作が行われる。

[0014]

制御処理手段によって第1の記憶手段の記憶領域が指定されると、この第1の記憶手段に格納された記憶内容が読み出され、第1の経路を通して制御処理手段に与えられる。これと同時に、第2の記憶手段に保持されたセキュリティ情報が読み出されて、外部出力手段に与えられる。セキュリティ情報によって外部への出力が許可されていれば、第1の記憶手段から読み出された記憶内容は、第2の経路を通して外部に出力される。セキュリティ情報によって外部への出力が禁止されていれば、読み出された記憶内容は、外部に出力されない。これにより、セキュリティ情報によって記憶内容の外部への出力の制御が可能になると共に、内部の制御処理手段では、第1の記憶手段の記憶内容を消去せずに読み出すことができる。

[0015]

【発明の実施の形態】

(第1の実施形態)

図1は、本発明の第1の実施形態を示す半導体装置の概略の構成図である。

この半導体装置は、制御処理手段(例えば、CPU)11と記憶手段(例えば、フラッシュメモリ)12,13を有している。フラッシュメモリ12,13は、電気的に一括消去が可能な書き込み可能な不揮発性のメモリであり、フラッシュメモリ12は、処理プログラムやデータ等を記憶するための複数の記憶ブロックで構成されている。また、フラッシュメモリ13は、フラッシュメモリ12の記憶ブロック単位に、外部への読み出しの許可または禁止を示すセキュリティ情

報を設定するために用いられる。

[0016]

CPU11から出力されるアドレス信号ADR及び制御信号CONは、選択手段(例えば、セレクタ(SEL))14の入力端子Aに与えられ、このセレクタ14の入力端子Bには、外部から試験用のアドレス信号TAD及び制御信号TCNが与えられるようになっている。セレクタ14は、制御端子に与えられるモード信号MODで通常モード(例えば、レベル"L")が指定された時に入力端子Aを選択し、試験モード(例えば、レベル"H")が指定された時に入力端子Bを選択して、アドレス信号AD及び制御信号CNを出力するものである。アドレス信号ADと制御信号CNは、フラッシュメモリ12に与えられている。また、フラッシュメモリ12の記憶ブロックに対応するアドレス信号ADの上位ビットと制御信号CNが、フラッシュメモリ13に与えられるようになっている。

[0017]

CPU11から出力される出力データDOは、セレクタ15の入力端子Aに与えられ、このセレクタ15の入力端子Bには、外部から試験用の書込データTDWが与えられるようになっている。セレクタ15は、セレクタ14と同様に、制御端子に与えられるモード信号MODに応じて入力端子A、Bを選択し、書込データDWを出力するものである。書込データDWは、フラッシュメモリ12に与えられるようになっている。

[0018]

一方、フラッシュメモリ12から読み出された読出データDRは、経路P1を通して直接CPU11に入力データDIとして与えられると共に、途中に出力手段(例えば、3ステートバッファ)16が設けられた経路P2を介して、外部に試験用の読出データTDRとして出力されるようになっている。3ステートバッファ16は、フラッシュメモリ13から与えられるセキュリティ信号SCによって出力状態が制御されるものである。セキュリティがオフ(例えば、セキュリティ信号SCが"H")のとき、3ステートバッファ16から読出データTDRが出力され、セキュリティがオン(例えば、セキュリティ信号SCが"L")のとき、この3ステートバッファ16の出力側はハイ・インピーダンスとなる。

[0019]

更に、この半導体装置は、外部から与えられる試験信号TSTを検出して、テスト状態が設定されたときにモード信号MODを試験モードとし、テスト状態が設定されていないときにはモード信号MODを通常モードにして、セレクタ14、15に与えるモード検出部17を有している。

[0020]

次に、動作を説明する。

フラッシュメモリ12の動作試験を行う場合、まず、図示しない消去回路によって、フラッシュメモリ12,13を一括消去する。これにより、フラッシュメモリ12,13の全メモリセルが"H"の状態となる。

[0021]

次に、この半導体装置を試験装置に接続し、外部からの試験信号TSTによってテスト状態を設定する。これにより、モード信号MODは試験モードとなってセレクタ14,15で入力端子Bが選択され、フラッシュメモリ12には、外部の試験用のアドレス信号TAD及び制御信号TCNと、試験用の書込データTDWが与えられる。また、フラッシュメモリ13から出力されるセキュリティ信号SCは、すべて"H"であるので、フラッシュメモリ12の読出データDRは、3ステートバッファ16を介して外部に試験用の読出データTDRとして出力される。

[0022]

この状態で、試験装置からフラッシュメモリ12に所定のテストパターンを書き込み、更に書き込んだテストパターンを読み出して正常な読み書きが可能か否かの試験を行う。

[0023]

動作試験で正常と判定されたフラッシュメモリ12に所定のプログラムやデータを書き込む。更に、外部への読み出しを禁止する領域のセキュリティ信号SCを "L"にするために、フラッシュメモリ13の対応するビットに "L"のデータを書き込む。

[0024]

通常動作時には、試験信号TSTが解除され、モード信号MODは通常モードとなる。これにより、セレクタ14,15で入力端子Aが選択され、フラッシュメモリ12には、CPU11のアドレス信号ADR及び制御信号CONと、出力データDOが与えられる。また、フラッシュメモリ12の読出データDRは、CPU11へ入力データDIとして与えられる。また、読出データDRは、フラッシュメモリ13に設定されたセキュリティ情報に応じて出力されるセキュリティ信号SCに従って、外部への出力が制御される。

[0025]

以上のように、この第1の実施形態の半導体装置は、フラッシュメモリ12の 読出データDRをCPU11に対する入力データDIとして与える経路を有して いる。これにより、セキュリティ信号SCによって外部への出力が禁止されてい ても、CPU11ではフラッシュメモリ12のデータを消去せずに読み出すこと ができるという利点がある。

[0026]

(第2の実施形態)

図3は、本発明の第2の実施形態を示す半導体装置の概略の構成図である。

この半導体装置は、バウンダリ・スキャン試験機能付きのCPU(JTAG付CPU)21と、処理プログラムやデータ等を記憶するフラッシュメモリ22を有している。

[0027]

CPU21は、JTAG (Joint Test Action Group)方式のスキャン試験機能を有するもので、通常のCPUの動作に必要な信号に加えて、試験信号TESTを直列に入出力するための端子を有している。

[0028]

CPU21から出力されるアドレス信号ADR及び制御信号CONは、セレクタ23の入力端子Aに与えられている。セレクタ23の入力端子Bには、外部から試験用のアドレス信号TAD及び制御信号TCNが与えられるようになっている。セレクタ23は、制御端子に与えられるモード信号MODで通常モードが指定された時に入力端子Aを選択し、試験モードが指定された時に入力端子Bを選

択して、フラッシュメモリ22に対するアドレス信号AD及び制御信号CNを出力するものである。

[0029]

また、CPU21から出力される出力データDOは、セレクタ24の入力端子Aに与えられ、このセレクタ24の入力端子Bには、外部から試験用の書込データTDWが与えられるようになっている。セレクタ24は、セレクタ23と同様に、制御端子に与えられるモード信号MODに応じて入力端子A、Bを選択し、フラッシュメモリ22に対する書込データDWを出力するものである。

[0030]

一方、フラッシュメモリ22から読み出された読出データDRは、経路P1の途中に設けられた3ステートバッファ25を介して、入力データDIとしてCPU21に与えられると共に、経路P2の途中に設けられた3ステートバッファ26を介して試験用の読出データTDRとして外部に出力されるようになっている

[0031]

更に、この半導体装置は、外部から与えられる試験信号TSTを検出して、動作状態に応じたモード信号MODを出力するモード検出部27と、JTAG方式の試験信号TESTに基づいてテストモードを検出するテスト検出部28を有している。モード検出部27では、通常動作とバウンダリ・スキャン試験動作の時に、通常モードが設定され、外部から試験用の書込データTDW及び読出データTDRを用いてフラッシュメモリ22の試験を行う時に、メモリ試験モードが設定されるようになっている。

[0032]

モード検出部27から出力されるモード信号MODは、セレクタ23,24の制御端子に与えられると共に、2入力のAND(論理積ゲート)29の第1の入力側に与えられている。AND29の第2の入力側には、フラッシュメモリ22からセキュリティ信号SCが与えられ、このAND29から出力される信号によって、3ステートバッファ26の出力状態が制御されるようになっている。

[0033]

テスト検出部28の出力側は、2入力のNAND(否定的論理積ゲート)30の第1の入力側に与えられ、このAND30の第2の入力側には、フラッシュメモリ22からセキュリティ信号SCがインバータ31で反転されて与えられている。そして、AND30から出力される信号によって、3ステートバッファ25の出力状態が制御されるようになっている。

[0034]

図4は、図3中のフラッシュメモリ22の一例を示す構成図である。

このフラッシュメモリ22は、セレクタ23からアドレス信号ADと制御信号 CNが与えられるアドレスバッファ・ラッチ・制御部41と、セレクタ24から 書込データDWが与えられる入力バッファ42,43を有している。

[0035]

アドレスバッファ・ラッチ・制御部41は、アドレス信号ADを保持して上位アドレスADUと下位アドレスADLに分離し、それぞれローデコーダ44とカラムデコーダ45に出力すると共に、制御信号CNに基づいて、入力バッファ42、43に対する書込制御信号WEと、読出データDRの出力を制御するための読出制御信号REを出力するものである。

[0036]

入力バッファ42、43の出力側には、それぞれメモリアレイ46、47が接続されている。メモリアレイ46、47は、電気的に一括消去が可能で書き込み可能な不揮発性のメモリセルをマトリクス状に配置したものである。メモリアレイ46は、処理プログラムやデータ等を記憶するために用いられ、メモリアレイ47は、メモリアレイ46のブロック単位に、外部への読み出しの許可または禁止のセキュリティ情報を設定するために用いられる。これらのメモリアレイ46、47には、ローデコーダ44から読み書きの領域を指定するための信号が与えられるようになっている。

[0037]

メモリアレイ46の出力側はカラムデコーダ45に接続され、このカラムデコーダ45によって、下位アドレスADLに対応したデータが選択され、出力バッファ48に与えられるようになっている。一方、メモリアレイ47の出力側は、

出力バッファ49に与えられている。出力バッファ48,49の出力信号は、アドレスバッファ・ラッチ・制御部41の読出制御信号REで制御される3ステートバッファ50,51を介して、読出データDRとして出力される。また、出力バッファ49の出力信号は、セキュリティ信号SCとして出力されるようになっている。

[0038]

次に動作を説明する。

フラッシュメモリ22のメモリ試験を行う場合、まず、図示しない消去回路によって、フラッシュメモリ22中のメモリアレイ46,47を一括消去する。これにより、メモリアレイ46,47の全メモリセルが"H"の状態となる。

[0039]

更に、この半導体装置を図示しない試験装置に接続し、外部からの試験信号TSTによってテスト状態を設定する。これにより、モード信号MODはメモリ試験モード(例えば、"H")となってセレクタ23,24で入力端子Bが選択され、フラッシュメモリ22には、外部の試験用のアドレス信号TAD及び制御信号TCNと、試験用の書込データTDWが与えられる。また、メモリアレイ47から出力されるセキュリティ信号SCは"H"であるので、AND29の出力信号は"H"となり、フラッシュメモリ22の読出データDRは、3ステートバッファ26を介して外部に試験用の読出データTDRとして出力される。

[0040]

この状態で、試験装置からフラッシュメモリ22に所定のテストパターンを書き込み、更に書き込んだテストパターンを読み出して正常な読み書きが可能か否かの試験を行う。メモリ試験で正常と判定されたメモリアレイ46に所定のプログラムやデータを書き込み、更に、外部への読み出しを禁止する領域のセキュリティ情報をセットするために、メモリアレイ47の対応するビットに"L"のデータを書き込む。

[0041]

次に、バウンダリ・スキャン試験時に、試験信号TSTによってバウンダリ・スキャン試験モードが指定されると、モード検出部27からは通常モードと同じ

"L"のモード信号MODが出力される。これにより、セレクタ23,24で入力端子Aが選択され、フラッシュメモリ22には、CPU21からのアドレス信号ADR及び制御信号CONと、出力データDOが与えられる。また、フラッシュメモリ22の読出データDRは、セキュリティ信号SCとテスト検出部28の検出信号で制御される3ステートバッファ25を介して、入力データDIとしてCPU21へ与えられる。なお、モード信号MODは"L"であるので、AND29の出力信号は"L"となり、3ステートバッファ26はハイ・インピーダンスとなって、外部への試験用の読出データTDRの出力は停止される。

[0042]

この状態で、CPU21に対してバウンダリ・スキャン試験を行うための試験信号TESTが直列に入力されると、テスト検出部28によってテスト状態が検出され、このテスト検出部28の出力信号が"H"となる。

[0043]

バウンダリ・スキャン試験の実行によって、フラッシュメモリ22に対するアクセスが行われると、このフラッシュメモリ22からアクセスされた領域のセキュリティ信号SCが出力される。アクセスされた領域の読み出しが禁止されていると、セキュリティ信号SCは"L"であるので、NAND30の出力信号は"L"となり、フラッシュメモリ22の読出データDRは、CPU21へ与えられない。一方、アクセスされた領域の読み出しが禁止されていなければ、セキュリティ信号SCは"H"であるので、NAND30の出力信号は"H"となり、フラッシュメモリ22の読出データDRは、入力データDIとしてCPU21に与えられる。

[0044]

通常動作時に、試験信号TSTによって通常動作モードが指定されると、モード検出部27からは"L"のモード信号MODが出力される。これにより、セレクタ23,24で入力端子Aが選択され、フラッシュメモリ22には、CPU21からのアドレス信号ADR及び制御信号CONと、出力データDOが与えられる。また、テスト検出部28では、バウンダリ・スキャン試験モードが検出されていないので、このテスト検出部28の出力信号は"L"となり、NAND30

の出力信号はセキュリティ信号SCに関係なく"H"となる。従って、フラッシュメモリ22の読出データDRは、3ステートバッファ25を介して、入力データDIとしてCPU21へ与えられる。一方、モード信号MODが"L"のため、3ステートバッファ26はハイ・インピーダンスとなり、読出データDRの外部への出力は停止される。

[0045]

以上のように、この第2の実施形態の半導体装置は、バウンダリ・スキャン試験の時に、フラッシュメモリ22に設定されたセキュリティ情報に基づいて、このフラッシュメモリ22の読出データDRをCPU21に対する入力データDIとして与えるか否かを制御する3ステートバッファ25を有している。これにより、第1の実施形態と同様の利点に加えて、バウンダリ・スキャン試験機能を有するCPU21においても、セキュリティ情報が設定されたフラッシュメモリ22のデータが外部に読み出されるおそれがないという利点がある。

[0046]

なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この 変形例としては、例えば、次のようなものがある。

[0047]

(a) 図3における3ステートバッファ25,26を制御するための論理回路 の構成は一例であり、同様の制御が可能なものであれば、どのような回路構成で も良い。

[0048]

(b) 図4中のアドレスバッファ・ラッチ・制御部41は、単にアドレス信号 ADを保持して上位アドレスADUと下位アドレスADLに分離すると共に、制御信号CNに基づいて書込制御信号と読出制御信号を出力するものであるが、更に、読み出し禁止の領域がアクセスされた時に、強制的にその領域のデータを消去する機能を追加しても良い。

[0049]

【発明の効果】

以上詳細に説明したように、第1の発明によれば、第1の記憶手段から読み出

された記憶内容の外部への出力を、第2の記憶手段に保持されたセキュリティ情報に基づいて制御する外部出力手段を有している。これにより、セキュリティの設定された記憶内容が外部に漏れることがなく、かつ、この記憶内容を消去せずに制御処理手段での制御処理に使用することができる。

[0050]

第2の発明によれば、第1の記憶手段は複数の記憶ブロックを有し、第2の記憶手段は、この第1の記憶手段の各記憶ブロックに対応したセキュリティ情報を保持している。これにより、ブロック単位にセキュリティの設定ができる。更に、試験モードのときに、第1の記憶手段を直接外部に接続するための第1及び第2の選択手段を有している。これにより、セキュリティの設定前に、試験装置等を使用して、記憶手段の動作試験をすることができる。

[0051]

第3の発明によれば、バウンダリ・スキャン試験が指示されたときに、第1の 記憶手段から読み出された記憶内容の制御処理手段への出力を、第2の記憶手段 に保持されたセキュリティ情報に基づいて制御するデータ出力手段を有している 。これにより、セキュリティの設定された記憶内容が、バウンダリ・スキャン試 験によって読み出されるおそれがなくなる。

【図面の簡単な説明】

【図1】

本発明の第1の実施形態を示す半導体装置の概略の構成図である。

【図2】

従来の不揮発性半導体記憶装置の構成図である。

【図3】

本発明の第2の実施形態を示す半導体装置の概略の構成図である。

【図4】

図3中のフラッシュメモリ22の一例を示す構成図である。

【符号の説明】

11, 21 CPU


12, 13, 22 フラッシュメモリ

特2003-076871

- 14, 15, 23, 24 セレクタ
 - 16, 25, 26 3ステートバッファ
 - 17,27 モード検出部
 - 28 テスト検出部
 - 46,47 メモリアレイ
 - P1, P2 経路


【書類名】 図面

【図1】




本発明の第1の実施形態の半導体装置

【図2】



従来の不揮発性半導体記憶装置

【図3】



本発明の第2の実施形態の半導体装置

【図4】




図3中のフラッシュメモリ

【書類名】 要約書

【要約】

【課題】 マイクロコンピュータ等において、外部への読み出しが禁止されたフラッシュメモリのデータを、消去することなく内部のCPUで読み出す。

【解決手段】 フラッシュメモリ12には、所定のプログラムやデータが書き込まれ、フラッシュメモリ13には、このフラッシュメモリ12のブロック毎に外部への読み出しを禁止するか否かのセキュリティ情報が書き込まれる。CPU11から読み出し対象のアドレス信号ADRが出力されると、フラッシュメモリ12から対応する読出データDRが読み出され、CPU11と3ステートバッファ16に与えられる。これにより、CPU11は、所望の入力データDIを得ることができる。一方、3ステートバッファ16の制御端子には、フラッシュメモリ13から出力されたセキュリティ信号SCが与えられる。従って、外部への読み出しが禁止されていれば、外部への読出データTDRは出力されない。

【選択図】 図1

出願人履歴情報

識別番号

[000000295]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録

住 所 東京都港区虎ノ門1丁目7番12号

氏 名 沖電気工業株式会社